Stage ingénieur : Analyse de la consommation et optimisation des tests pour les System-on-Chip (SoC) de nouvelle génération (H/F)
Job Listings
·Yesterday
- Location
- Sophia-Antipolis (Valbonne), France
- Type
- Full-time
- Education
- Master
- Source
- Workday
Description
Contexte
NXP Semiconductors est un acteur mondial majeur de l'innovation dans le domaine des semi-conducteurs, au cœur des technologies qui alimentent les systèmes automobiles, industriels, IoT et les solutions de connectivité sécurisée de demain.
L'équipe Advanced Chip Engineering, basée à Sophia Antipolis (Valbonne), développe des solutions de type System-on-Chip (SoC) de pointe en s'appuyant sur les technologies de fabrication les plus avancées, des méthodologies de conception innovantes et des outils d'Electronic Design Automation (EDA) de référence.
Avec l'augmentation constante de la complexité des circuits intégrés, concevoir des produits offrant simultanément de hautes performances, une faible consommation d'énergie, une excellente fiabilité et une qualité de test élevée constitue l'un des défis les plus stimulants de l'industrie des semi-conducteurs.
Par ailleurs, les technologies d'Intelligence Artificielle (IA) transforment progressivement la manière dont les ingénieurs analysent les données, optimisent les conceptions et accélèrent la prise de décision tout au long du cycle de développement.
Ce stage de 6 mois vous offre l'opportunité de rejoindre une équipe impliquée dans le développement de circuits intégrés de nouvelle génération. Vous développerez une expérience pratique sur plusieurs étapes du flot de développement d'un SoC, depuis le Design-for-Test (DFT) et l'émulation matérielle jusqu'à l'analyse de données silicium et l'ingénierie assistée par l'IA. Vous travaillerez avec des outils industriels de premier plan, analyserez des données réelles issues de composants de dernière génération et contribuerez à l'élaboration de méthodologies innovantes permettant de rapprocher les prédictions pré-silicium des mesures réalisées sur silicium.
Ce stage s'adresse particulièrement à des étudiants de niveau Master ou école d'ingénieurs, motivés par les technologies des semi-conducteurs, la conception numérique, la science des données, l'automatisation et les applications de l'IA à l'ingénierie.
Votre mission
Au sein de l'équipe DFT, vous contribuerez au développement des produits semi conducteurs de prochaine génération en étudiant les liens entre la consommation énergétique, la qualité des tests et les performances silicium.
Vos activités pourront notamment inclure :
La découverte des méthodologies DFT utilisées dans les SoC complexes de plusieurs millions de portes logiques, notamment l'insertion de chaînes de scan, la compression de scan, l'ATPG, le JTAG, les techniques de BIST, la simulation de fautes et l'optimisation de la couverture de test.
L'utilisation de plateformes avancées de simulation et d'émulation matérielle afin d'exécuter, déboguer et analyser différents scénarios de test DFT.
L'étude de la consommation en mode test, des techniques de «power-aware testing» ainsi que des métriques énergétiques tout au long du flot de développement, depuis l'implémentation physique jusqu'à la caractérisation silicium.
La contribution à l'analyse de la couverture de test, des modèles de fautes et des indicateurs de rendement afin de mieux comprendre la qualité des produits.
L'analyse de grands volumes de données issus de simulations, de plateformes d'émulation, des tests de production et de la caractérisation post-silicium.
L'application de techniques d'Intelligence Artificielle pour identifier des tendances, détecter des anomalies et améliorer les analyses d'ingénierie.
Le développement de solutions d'automatisation à l'aide de Python et d'outils modernes d'analyse de données afin d'améliorer la productivité et l'efficacité du reporting.
La collaboration avec des ingénieurs expérimentés en conception numérique, DFT, implémentation physique et validation silicium.
La présentation des résultats techniques et des recommandations aux équipes d'ingénierie et aux différentes parties prenantes du projet.
Votre Profil
Bac +5, dernière année d’école d’ingénieur ou Master II en micro-électronique.
Compétence dans le processus de conception des circuits.
Expérience dans le langage python et l’utilisation d’IA pour le développement. La connaissance de l’activité test et des techniques de scan est un plus.
Bon niveau d’anglais exigé.
Context
NXP Semiconductors is a global leader in semiconductor innovation, enabling the technologies that power tomorrow's automotive, industrial, IoT, and secure connected systems.
The Advanced Chip Engineering team in Sophia Antipolis (Valbonne) develops state-of-the-art System-on-Chip (SoC) solutions using the latest semiconductor technologies, advanced design methodologies, and world-class Electronic Design Automation (EDA) tools.
As chip complexity continues to increase, designing products that simultaneously achieve high performance, low power consumption, excellent reliability, and superior test quality has become one of the industry's most exciting engineering challenges.
Emerging Artificial Intelligence (AI) technologies are transforming the way semiconductor engineers analyze data, optimize designs, and accelerate decision-making throughout the development cycle.
This 6-month internship offers a unique opportunity to join a team working at the forefront of advanced chip design.
You will gain practical experience across multiple phases of the SoC development flow, from Design-for-Test (DFT) and hardware emulation to silicon data analysis and AI-assisted engineering.
You will work with industry-leading tools, analyze real silicon data from cutting-edge products, and contribute to innovative methodologies that help bridge the gap between pre-silicon predictions and post-silicon measurements.
This internship is particularly suited to highly motivated Master's degree students passionate about semiconductor technology, digital design, data science, automation, and AI applications in engineering.
Your Mission
As part of the DFT team, you will contribute to the development of next-generation semiconductor products by exploring the relationship between power behavior, test quality, and silicon performance.
The activities may include:
Discovering modern DFT methodologies used in complex multi-million-gate SoCs, including scan insertion, scan compression, ATPG, JTAG, BIST, fault simulation, and test coverage optimization.
Working with advanced simulation and hardware emulation platforms to execute, debug, and analyze DFT test scenarios.
Investigating test power consumption, power-aware testing techniques, and power related metrics throughout the chip development flow, from physical implementation to silicon characterization.
Supporting the analysis of test coverage, fault models, and silicon yield indicators to better understand product quality.
Analyzing large datasets generated by simulations, emulation platforms, production test, and post-silicon characterization.
Applying Artificial Intelligence to identify patterns, detect anomalies, and improve engineering insights.
Developing automation solutions using Python and modern data analytics frameworks to enhance productivity and reporting efficiency.
Collaborating with experienced chip design, DFT, physical design, and silicon validation engineers.
Presenting technical results and recommendations to engineering teams and project stakeholders.
Your profile
Student of Master's degree in Electronics, Microelectronics, Embedded Systems, or a related field.
Basic knowledge of digital design and semiconductor technologies.
Experience with Python programming and AI driven development.
Strong analytical and problem-solving skills.
Curiosity for semiconductor technologies, test methodologies, and data analysis.
Good communication skills in English.
