NAND Designer / Layout

Req. ID:

JR115701 NAND Designer / Layout

Our vision is to transform how the world uses information to enrich life for all.

Micron Technology is a world leader in innovating memory and storage solutions that accelerate the transformation of information into intelligence, inspiring the world to learn, communicate and advance faster than ever.

# 職務内容

NANDフラッシュメモリ設計向けのカスタムテスト回路アーキテクチャを開発・統合・最適化する。対象には、トランジスタレベルのデジタル回路、アナログ回路、ミックスドシグナル回路、監視回路、制御回路、およびメモリアレイとのインターフェース回路が含まれる。

# 主な業務内容（以下に限定されません）

• 製品仕様とテスト要件を解釈し、回路機能、インターフェース、動作限界、可制御性、可観測性、および検証基準を定義する。
• テスト回路に関連する回路図、デバイスサイズ、バイアス構成、センシング・監視経路、およびマルチプレクサを作成・レビュー・最適化する。
• 回路のテスト容易性とロバスト性を解析し、品質、テストカバレッジ、製造容易性、消費電力、面積、および信頼性の要件を満たすことを確認する。
• XAシミュレーション、Verilogシミュレーション、およびミックスドシグナル検証環境を用いて、カスタムテスト回路を検証する。
• マッチング、寄生素子への感度、シールド、配線、ガードリング、デバイス配置、およびレイアウト依存効果についてレイアウトチームと緊密に連携する。レイアウト後の解析結果をレビューし、課題解決を推進する。
• リーク、信号の競合、フローティングノード、デバイスへの過大ストレス、電源シーケンス、電流密度、EM/IR、および長時間ストレス条件など、回路に関わるリスクを評価する。
• ウェハおよびパッケージレベルでカスタムテスト回路を制御・観測・特性評価・検証するために必要なテストシーケンスとテストモードを作成し、デバッグする。
• 初回シリコンの立ち上げ、デバッグと特性評価、不良箇所の切り分け、シミュレーションと実シリコンの相関確認、および量産立ち上げにおいて、プロダクトエンジニアリング部門と連携する。
• 実験室での測定結果とシリコンデータを用いて根本原因を特定し、回路、テストモード、特性評価、またはスクリーニングの改善を提案する。
• 中核業務としてDesign + AIのアプローチを実践する。AI支援およびエージェント型のエンジニアリングワークフローを活用し、技術的な厳密さとサインオフ規律を維持しながら、回路レビュー、シミュレーション結果のトリアージ、波形解析、根本原因調査、自動化、文書作成、および知識検索を効率化する。
• 設計品質の向上、ターンアラウンドタイムの短縮、およびエンジニアリングの生産性向上につながる、Pythonやスクリプトによる自動化とAI活用ソリューションを開発する。
• テスト回路の設計・検証手法、仕様、設計上の判断、検証結果、実シリコンとの相関、および明確な技術的提案を文書化する。

# 必要な資格・スキル

• 電気工学、電子工学、コンピュータ工学、または関連分野の学士号または修士号を有し、2年以上の実務経験があること。
• カスタム／アナログ回路設計、ミックスドシグナル設計、メモリ周辺回路設計、またはプロダクトエンジニアリングの関連実務経験があり、トランジスタレベルの回路と実シリコンのデバッグに関する十分な経験を有すること。
• CMOSデバイスの動作、トランジスタレベルの回路設計、リーク機構、寄生素子、PVT感度、タイミング、負荷、ノイズマージン、消費電力、および信頼性の原理を十分に理解していること。
• 回路の作成・入力、波形のデバッグ、およびレイアウト後の検証に関する実務スキルを有すること。
• XAまたは同等の高速トランジスタレベルシミュレーション、Verilog、およびミックスドシグナル検証手法に習熟していること。
• NANDフラッシュメモリのアーキテクチャ、テストモード、周辺回路、内部信号へのアクセス、およびウェハ／パッケージテストにおける考慮事項を十分に理解していることが望ましい。ただし、必須ではない。
• シミュレーションの自動化、リグレッション解析、結果抽出、波形処理、およびエンジニアリングの効率化に用いるPythonとスクリプトに習熟していること。
• AIによって改善できるワークフローを特定し、AIを活用したエンジニアリングソリューションを開発または適応させ、適切な技術レビュー、データ保護、および技術的判断を行えること。
• 優れた問題解決能力、細部への高い注意力、および部門横断・グローバルな協業に必要な対人スキルを有すること。
• 歓迎するスキル：オシロスコープ、ロジックアナライザまたはシグナルアナライザ、ソースメジャー機器、ファンクションジェネレータの使用スキル、およびウェハ・パッケージレベルでの実シリコンのテスト経験。

Job description

• Develop, integrate, and optimize custom test circuit architectures for NAND flash memory designs, including transistor-level digital, analog, mixed-signal, monitoring, control, and memory-array interface circuits.

Key Responsibilities:

• Interpret product specifications and test requirements; define circuit functionality, interfaces, operating limits, controllability, observability, and validation criteria.
• Create, review, and optimize schematics, device sizing, bias structures, sensing and monitoring paths, multiplexers relevant to test circuits.
• Analyze circuit testability and robustness to ensure compliance with quality, coverage, manufacturability, power, area, and reliability requirements.
• Validate custom test circuits using XA simulations, Verilog simulations, and mixed-signal validation environments.
• Collaborate closely with layout teams on matching, parasitic sensitivity, shielding, routing, guard rings, device placement, and layout-dependent effects; review post-layout results and drive closure.
• Evaluate circuit risks including leakage, contention, floating nodes, device overstress, power sequencing, current density, EM/IR, and long-duration stress conditions.
• Create and debug test sequences and test modes required to control, observe, characterize, and validate custom test circuits at wafer and package levels.
• Work with Product Engineering during first-silicon bring-up, debug and characterization, failure isolation, simulation-to-silicon correlation, and ramp to high-volume production.
• Use laboratory measurements and silicon data to identify root cause and recommend circuit, test-mode, characterization, or screening improvements.
• Apply a Design + AI approach as a core responsibility by using AI-assisted and agentic engineering workflows to accelerate circuit review, simulation triage, waveform analysis, root-cause investigation, automation, documentation, and knowledge retrieval while maintaining engineering rigor and sign-off discipline.
• Develop Python or scripting-based automation and AI-enabled solutions that improve design quality, reduce turnaround time, and increase engineering productivity.
• Document test-circuit methodologies, specifications, design decisions, validation results, silicon correlation, and clear technical recommendations.

Required Qualifications and Skills:

• Bachelor's or Master's degree in Electrical Engineering, Electronics Engineering, Computer Engineering, or a related field with 2+ years of experience
• Relevant hands-on experience in custom/analog circuit design, mixed-signal design, memory peripheral circuit design, or Product Engineering with strong transistor-level circuit and silicon-debug exposure.
• Strong understanding of CMOS device operation, transistor-level circuit design, leakage mechanisms, parasitics, PVT sensitivity, timing, loading, noise margin, power, and reliability principles.
• Hands-on proficiency with circuit build entry, waveform debug and post-layout verification.
• Proficiency in XA or equivalent fast transistor-level simulation, Verilog, and mixed-signal validation methodologies.
• Preferred (not must) solid understanding of NAND flash memory architecture, test modes, peripheral circuits, internal signal access, and wafer/package test considerations.
• Proficiency in Python and scripting for simulation automation, regression analysis, result extraction, waveform processing, and engineering efficiency.
• Ability to identify workflows that can be improved through AI, develop or adapt AI-enabled engineering solutions, and apply appropriate technical review, data protection, and engineering judgment.
• Excellent problem-solving skills, strong attention to detail, and effective interpersonal skills for multi-functional, global collaboration.
• Nice to have: Laboratory skills using oscilloscope, logic or signal analyzer, source-measure equipment, function generator, and hands-on testing of silicon at wafer and package levels.

Job Profile(s):

Semiconductor Design Engineer 4 - Semiconductor Design Eng SMTS

Relocation level: (TBD)

Before Getting Started

Please review Micron’s Internal Job Application Policy on your regional PeopleNow Career Opportunities page before searching and applying for jobs. Note in particular that:

• Hiring managers may view your performance appraisals, original resume, transcripts or other performance-related documentation in your personal file. This information will be held in confidence.
• If you are selected to interview for a position, you must notify your direct supervisor before participating in the interview process.

​​​​

As a world leader in the semiconductor industry, Micron is dedicated to your personal wellbeing and professional growth. Micron benefits are designed to help you stay well, provide peace of mind and help you prepare for the future. We offer a choice of medical, dental and vision plans in all locations enabling team members to select the plans that best meet their family healthcare needs and budget. Micron also provides benefit programs that help protect your income if you are unable to work due to illness or injury, and paid family leave. Additionally, Micron benefits include a robust paid time-off program and paid holidays. For additional information regarding the Benefit programs available, please see the Benefits Guide posted on Benefits | Micron Technology, Inc

Micron is proud to be an equal opportunity workplace and is an affirmative action employer. All qualified applicants will receive consideration for employment without regard to race, color, religion, sex, sexual orientation, age, national origin, disability, protected veteran status, gender identity or any other factor protected by applicable federal, state, or local laws.